[M 투데이 최태인 기자] 삼성전자 파운드리 3나노미터(nm) 공정이 처음 적용된 반도체가 최근 상용화에 도달한 것으로 확인됐다. 3nm는 현재 양산이 가능한 공정 중 가장 최선단에 속하는 영역으로, 삼성전자의 미래 파운드리 시장 경쟁력을 좌우할 핵심 지표로 꼽힌다.

지난 19일(현지시간) 반도체 전문 조사기관 테크인사이츠에 따르면, 중국 비트코인 채굴기 제조사 '마이크로BT(MicroBT)'의 장비 '왓츠마이너 M56S++'에 삼성전자의 3nm GAA(3나노 게이트-올-어라운드) 1세대 칩이 장착됐다. 실제 삼성전자 3나노 칩 탑재 제품이 확인된 것은 이번이 처음이다.

마이크로BT는 SF3E 공정 첫 고객사로 알려진 비트코인 채굴용 주문형반도체(ASIC) 팹리스 '판세미(Pansemi)' 를 통해서 확보한 것으로 보인다. 판세미는 마이크로BT의 자회사다. 왓츠마이너 M56S++는 해시레이트 240-256 Th/s 와 에너지 효율 22J/T를 내는 장비다.

3나노 1세대 칩은 5나노 2세대(SF5)와 비교해 동일한 복잡성과 주파수를 유지하면서도 칩의 전력 소비를 최대 45% 감소시키거나 비슷한 수준으로 성능을 23% 향상시킬 수 있는 것으로 전해진다. 집적회로(IC)가 차지하는 면적도 16% 줄일 수 있다.

삼성전자는 지난해 6월 3나노 GAA 1세대 공정 기반 칩을 첫 양산했다. 3나노 공정에 GAA 기술을 적용한 반도체 기업은 삼성전자가 유일하다. TSMC는 2나노부터 GAA 공정을 도입할 예정이다.

3나노 GAA 2세대 공정 기반 반도체 생산 계획도 순항하고 있다. 3나노 칩 양산을 두 차례 미룬 뒤 12월 말에 부랴부랴 첫 3나노 칩을 양산한 TSMC와 대조된다.

삼성전자는 작년 2분기 실적발표 컨퍼런스콜에서 "3나노 GAA 2세대 공정은 2024년 양산을 목표로 계획대로 진행중”이라며 "모바일 응용처에서 복수의 대형 고객사를 이미 확보했으며, 다수의 HPC(고성능 컴퓨팅), 모바일 고객과 수주 관련 논의도 하고 있다"고 밝힌 바 있다.

삼성전자는 오는 2024년 3나노 GAA 2세대를 시작으로 2025년 2나노 GAA, 2027년 1.4나노 GAA 공정 기반 칩 양산이라는 차세대 파운드리 사업 로드맵을 발표했다. 이를 통해 파운드리 1위 업체 TSMC와의 점유율 격차를 좁히고 시장 입지를 확대한다는 목표다.