[M 투데이 이상원기자] 글로벌시스템반도체 파운드리 부문의 양대 산맥인 대만 TSMC와 삼성전자가 3나노미터(㎚=10억분의 1ｍ) 공정에서 치열한 선두 싸움을 벌이고 있다.

3나노미터 공정은 이전의 4나노미터 공정에 비해 동일한 칩 설계 기준으로 칩 성능 효율성은 10-15%, 전략소모량은 25-30% 개선시킬 수 있어 칩 공급에 절대적으로 유리하다.

삼성전자는 당초 차세대 게이트올어라운드(GAA) 기반 3나노 반도체 공정을 올 상반기 중 시작한다는 계획이었다. 이 때문에 상반기 중 3나노 반도체 공정 양산을 공식 발표할 것으로 기대돼 왔다.

하지만 공식 발표를 앞두고 일각에서는 기대했던 수율이 나오지 않아 상반기 중 3나노 공정 양산이 힘들 것이라는 분석도 나오고 있다.

삼성의 3나노 공정 수율은 10-20%에 불과, 대량 생산이 어렵다는 것인데, 이는 웨이퍼에 노광해 완성한 칩의 정상적인 제품이 10개 중 한 두 개밖에 되지 않아 대량 생산이 불가하다는 것이다.

삼성은 현재 생산공정인 4나노 적용 때도 초기에는 결함이 많아 수율문제로 대량 생산이 늦춰진 경험이 있다.

일부에서는 안정적인 수율 확보가 안돼 우선 내부적으로 필요한 물량만 제한적으로 생산한 뒤 외부 고객사용 대량생산은 내년부터 진행하는 방안을 검토하고 있다는 보도도 나오고 있다.

이렇게 되면 올 3분기로 예정된 TSMC의 대량 생산보다 다소 늦어질 가능성도 있어 또다시 밀릴 가능성이 높다.

삼성전자측은 일단 3나노 공정의 양산 일정은 예정대로 차질 없이 진행되고 있는 만큼 조만간 공식 발표에 문제가 없다는 입장이다.

때문에 업계에서는 이르면 이번 주 내, 늦어도 다음주 추에 삼성전자가 GAA 기반 3나노 반도체 공정 양산을 공식 발표할 것으로 예상하고 있다.

삼성전자는 앞서 지난 1분기 실적 컨퍼런스콜에서도 “2분기 중 GAA 3나노 공정 세계 최초 양산, 경쟁사(TSMC) 대비 기술 우위를 확보하겠다"면서 ”수율도 안정 궤도에 진입했다"고 밝힌 바 있다.

삼성전자는 이번 GAA 기반 3나노 공정에서 앞서게 되면 TSMC를 따라잡을 새로운 기회를 포착할 수 있게 된다.

한편, TSMC는 7월부터 3나노 기술이 적용된 제품을 인텔, 애플에 공급한다는 계획이지만 역시 수율 문제로 어려움을 겪고 있는 것으로 알려졌다.

업계에서는 TSMC 역시 3나노의 대량 생산은 빨라야 10월 이후가 될 가능성이 높은 것으로 분석하고 있다.